CPU

• Introduction
• Organisation de la CPU
  • Organisation du processeur
  • Organisation des registres
    • Registres visibles par l'utilisateur
    • Registres de contrôle et de statuts
• Cycle de l'instruction
  • Cycle normal
    • Flots de données
  • Interruptions
• Reduced Instruction Set Computers
  • Caractéristiques
  • Exemple de machine RISC
    • Jeu d'instructions et registres
    • Cycle d'instruction
    • Réalisation
• Pipeline
  • Pipeline de base
    • Pipeline à 3 étages
    • Pipeline à 5 étages
  • Les aléas
    • Aléa structurel
    • Aléa de données
    • Aléa de contrôle
• Améliorations
  • Architecture superscalaire
  • Architecture VLIW