Une bascule ( en anglais Flip-Flop ) est une mémoire élémentaire (unitaire) dont le rôle consiste à conserver un état d'information (un bit).
Un circuit séquentiel est aussi appelé un circuit de mémorisation car ses sorties dépendent :
Il possède des entrées E, des sorties S et un état interne Q. Il est défini par deux fonctions : S = f(E,Q) et Q = g(E,Q) indiquant respectivement la nouvelle sortie et le nouvel état.
Il y a deux types de circuits séquentiels : synchrones et asynchrones; le type dépend du timing (diagramme de temps) de leurs signaux.
Un circuit séquentiel asynchrone est un système dont les sorties dépendent de l'ordre dans lequel les variables d'entrée changent à n'importe quel instant.
Un circuit séquentiel synchrone est une interconnexion de bascules et de portes élémentaires. Il dépend - en plus du circuit séquentiel asynchrone - des bascules synchrones qui changent leurs valeurs binaires à des instants discrêts. La synchroniqation est réalisée par une horloge (Clock Pulse (CP) ou Timer (T) ) qui envoie régulièrement des impulsions électriques.
A quoi sert l'horloge ? → L'horloge sert à synchroniser la totalité des circuits séquentiels de la même architecture (ordinateur) de telle sorte qu'ils changent d'état au même moment.
L'ensemble des bascules est conçu autour de la bascule de base dont le schéma logique est donné comme suit :
La table de vérité de ce circuit (Qt représente la sortie Q à l'instant t, x un état quelconque) est la suivante :
|
→ |
|
_ Rq: le cas interdit donne Q = Q = 1 ce qui est non permis.
La différence entre les différentes bascules réside dans le nombre d'entrées qu'elles possèdent et dans la manière avec laquelle ces entrées influent sur l'état binaire de la sortie.
Le circuit logique de cette bascule est le suivant :
L'ajout d'une entrée d'horloge ( T= Timer ou CP= Clock Pulse) permet de valider les commandes R et S :
La table caractéristique de cette bascule est :
| R | S | Qt+1 | Commentaires |
|---|---|---|---|
| 0 | 0 | Qt | Pas de changement (Mémorisation) |
| 0 | 1 | 1 | Etat mise à 1 (Set) |
| 1 | 0 | 0 | Etat mise à 0 (Reset ou Clear) |
| 1 | 1 | interdit | Non permis |
La bascule change d'état lorsque CP passe de 0 à 1 (front ascendant)
La table d'excitation est déduite de la table caractéristique comme suit :
|
→ |
|
Le schéma logique de la bascule RS :
Elle obtenue à partir de la bascule RS en insérant un inverseur entre R et S.
Le circuit logique de cette bascule est le suivant :
| D | Qt+1 | Commentaires |
|---|---|---|
| 0 | 0 | Etat mise à 0 |
| 1 | 1 | Etat mise à 1 |
| Qt | Qt+1 | D |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 1 |
| 1 | 0 | 0 |
| 1 | 1 | 1 |
On remarque que les valeurs de la colonne D est identique à celle de Qt+1 (ce qui simplifiera l'écriture des tables d'excitation par la suite).
Le schéma logique :
Résulte de l'amélioration de la bascule RS dans le sens où le cas interdit (S=1 et R=1) devient défini pour la bascule JK comme suit: Quand j=1 et K=1 l'impulsion de l'horloge change la sortie de la bascule en son inverse:
_ Qt+1 = Qt
Le circuit logique :
| J | K | Qt+1 | Commentaires |
|---|---|---|---|
| 0 | 0 | Qt | Pas de changement (Mémorisation) |
| 0 | 1 | 0 | Etat mise à 0 (Reset ou Clear) |
| 1 | 0 | 1 | Etat mise à 1 (Set) |
| 1 | 1 | _ Qt |
Etat inverse |
|
→ |
|
Le schéma logique :
Elle est obtenue à partir de la bascule JK en connectant J et K : J = K = T.
Le circuit logique :
| T | Qt+1 | Commentaires |
|---|---|---|
| 0 | Qt | Sauvegarde |
| 1 | _ Qt |
Etat inverse |
| Qt | Qt+1 | T |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 0 |
Le schéma logique :
A imprimer : Document autorisé lors des examens (Résumé des bascules).